【導讀】汽車級IC中采用新型三維箝位器件來整合魯棒性。通過確定互補“T”形與孤島有效區域，以控制高電平注入再生反饋期間的電子驅動或空穴驅動電流增益，可以最佳狀態實現高保持電壓雙向閉鎖箝位。箝位器件已集成至信號調理應用，完全符合汽車級ESD與EMI要求。
惡劣條件下工作的集成電路(IC)不斷將越來越多的功能合并，這就需要改進器件與電路設計策略，以便提升魯棒性，并盡可能縮減IC面積。由于受到更嚴格的設計、封裝和成本限制，面向FlexRay、局域互連網絡和控制區域網絡收發器等應用的保護架構也在進行重新設計，以便將額外保護元件數量降至最低，同時提供所需的魯棒性。這些魯棒性要求包括嚴格遵守上電靜電放電 (ESD) 和電磁干擾抗擾度要求。要實現更優的收發器架構，最好選擇緊湊及具有高電流處理能力的雙向閉鎖電壓箝位器件。在0.18 μm以下的先進高壓技術中，這是一項挑戰。此外，這些電壓箝位器件的閉鎖電壓必須略高于±45 V，可變通態保持電壓通常在±(25–40) V范圍內。
用于高壓雙向工作的保護器件在精密通信基礎設施接口開發中的重要性越來越明顯。具體而言，單芯片二維控制箝位器件具有低保持電壓、高品質因數 (FOM) 比（FOM指單位面積內的最大100 ns傳輸線脈沖 (TLP)），消費類應用文獻中還提出了自定義雙向閉鎖條件、。目前的雙向導通器件存在限制，很難在高應力條件下既調整雙向通態保持電壓，又不顯著降低響應時間和箝位器件的性能。人們已經嘗試通過大幅增加器件引腳間距（如NPN晶體管中發射極和集電極的間距）來調整通態保持電壓，以滿足嚴格的上電ESD/EMI要求。理論上，雙極性晶體管的階躍恢復保持電壓會隨著電流增益的減小而增加。這種設計調整通常用于采用傳統智能電源技術制造的保護器件。另一方面，增加器件引腳間距會對箝位性能造成負面影響，會使得箝位變慢、面積增加，還會導致寄生器件對基板意外擊穿。一種改進后的方法可有效用于汽車IC系統化器件優化，優化的重點是對箝位雙極性閉鎖特征進行二維技術計算機輔助設計分析。這里介紹一種新型三維導通控制技術，用于在器件通態響應期間進一步優化平衡載荷注入，有助于理解這種方法。
本文提出了一種新的方法來實現雙向閉鎖箝位。通過在形成箝位器件兩個引腳的高摻雜有效區域確定互補“T”形和孤島，高電平注入再生反饋期間的電子驅動或空穴驅動小載荷電流增益得到了優化，同時還沒有增加期間兩個引腳的間距，從而獲得了緊湊的雙向高壓閉鎖箝位器件，保持電壓在±25和±40 V之間，同時還具備高電流處理能力。
[page]
保護箝位器件定義
圖1 (a) 和 (b) 分別顯示雙向空穴增強傳導性 (BHEC) 與電子增強傳導性 (BEEC) 箝位器件的部分透視圖。兩種結構中還顯示、標注了簡化原理圖。箝位器件的第二個引腳（未顯示）通過在“y”正向創建對稱鏡像來構建，處在H-NW和L-NW形成的浮動式n型區域接口處。高摻雜n+和p+有效區域具有“T”形三維透視圖陣列，可以實現空穴驅動或電子驅動小載荷再生反饋的最佳電流增益調整和器件啟動時進行高傳導性調制
圖1，(a) 保持電壓≥ ± 40|V與 (b) 保持電壓≥ ± 25|V時雙向箝位器件的部分透視圖與簡化原理圖。
箝位器件表現為采用標準植入體的簡化組合形式，這在0.18 μm以下的大型雙極性CMOS–DMOS (BCD) 先進工藝中十分常見。具體而言，器件可以無需額外的工藝步驟進行優化。BHEC箝位器件顯示一組相互獨立的n+有效區域孤島，從上方觀察時與“x”方向對齊。BHEC箝位器件還包括“T”形p+注入與重組有效區域，以及在“x”方向延伸的狹長部分，還有一組從“y”正向向中央n型區域延伸的突出部分。狹長部分形成于n+有效區域的左側，用于增強空穴注入及控制原位重組。每個突出部分都在兩個相應的n+有效區域孤島之間的空間中延伸出來。BEEC箝位器件的原理也一樣，只是將“T”陣列和孤島有效區域定義進行了反轉，以增強電子注入效率并增加NPN晶體管Qn1的基極電阻RHPW。
圖2，雙向閉鎖電壓箝位器件等效原理圖虛線上方部分是圖1中部分視圖的等效原理圖。
圖2所示為圖1結構的詳細等效原理圖。注意，n+和p+有效區域所用的互補“T”形和孤島陣列可增強圖1(a) 中的PNP動作，并加快圖1(b) 中NPN動作的響應時間。雙極性動作的相對變化可用于平衡載荷子注入，優化雙向電流-電壓(I–V)特性。
為了詳細說明原理圖的結構，在第一個引腳（引腳1）處，n+和p+有效區域在NPN雙極性Qn1的表面相接觸，且對應于發射極和基極區域。p+有效區域還與H-PW和DPW區域形成的p型區域電氣連接。DPW會增加深入器件的摻雜濃度，從而導致表面之外浮動式n型區域和p型區域之間產生擊穿電壓。該p型區域可確定電阻RHPW，并形成PNP雙極性Qp的發射極區域。
浮動式n型區域與NPN雙極性Qn1的集電極區域和PNP雙極性Qp的基極區域相對應。在對稱方向，原理圖第二部分（包括虛線以下的Qn2）表示器件另一部分的等效電路（圖1中未顯示）。除了確定保護箝位特性的基本原理圖之外，寄生PNP雙極性Qparasitic的發射極、基極和集電極分別由p型區域、浮動式NBL (H-NW) 和P型基板中的p+有效區域構成。器件采用絕緣硅片工藝制造時，雖然不必考慮Qparasitic問題，但這還是常常會對保護箝位特性造成不良影響，并在大型BCD工藝中產生不必要的基板電流。當器件采用大型工藝制造時，兩個箝位器件引腳的間距很近，這種效應會有所降低，從而形成高擊穿隔離區域，增加與器件周圍隔離保護環的間距，進而在有效縱向與橫向PNP寄生雙極性區域中產生低增益和高開路基極擊穿。
[page]
保護箝位器件特性
保護箝位器件根據電路I/O目標操作時的高壓內核器件設計窗口和ESD與EMI應力條件仿真相應進行優化。圖3顯示優化后雙向保護箝位器件產生的高應力下的電壓與電流瞬態響應。箝位器件顯示閉鎖電壓相似，但保持電壓存在明顯差異。這種差異源自對n+和p+有效區域“T”形及孤島陣列結構的修改。
當PNP（圖2中的Qp）空穴驅動動作占主導地位，即可實現針對BHEC箝位器件的高保持電壓，無需改變兩個箝位器件引腳的橫向間距。另一方面，對BEEC箝位器件而言，響應時間更快的電子驅動NPN（圖2中的Qn1）越來越占主導地位，會產生較低的保持電壓，特別適合±25 V以下工作的應用。對BHEC而言，較大的p+有效區域“T”形可為增強空穴注入和PNP動作創造條件。類似地，對BEEC箝位器件而言，“T”形n+有效區域更大，在這種情況下，可以增強電子注入和NPN動作。高魯棒性的雙向器件結構通常具有低保持電壓，“T”形和孤島結構設計的目的是讓器件保持高傳導性調制，同時調整圖2等效原理圖中嵌入式雙極的增益，以實現通態響應控制。
圖3， 140 V極快TLP施加到受測器件時，圖1(a)和圖1(b)結構的電壓與電流波形對比。
BHEC箝位器件通態保持電壓高于BEEC箝位器件，因為它的發射極注入效率較低、基極瞬態時間較長、空穴載荷子移動性較低，由此產生的PNP電流增益也較低。這些結構不僅優化了器件響應，適合汽車與工業應用，還可將保護箝位器件的尺寸降至最小，適合不同的目標工作條件。
為了優化保持電壓特性，上電ESD與EMI應力條件也必須考慮在內。參考標準規格時，短路時8 kV ESD IEC-61000-4-2應力的雙峰值電流波形在第一和第二峰值時分別達到接近30和18.5 A，并且會在500 ns內衰減，而80 V時，85 V EMI ISO- 7637-3脈沖在峰值電流時約為11 A，衰減時間要長得多（約40 μs）。
圖4，.圖1(a)和(b)結構的準靜態100 ns TLP雙向I–V特性。
圖4顯示圖1中兩個器件準靜態100 ns TLP I–V特性的對比情況。這些應用中需要考慮的高壓內核器件擊穿電壓通常在100 V范圍內，這一數值可作為參考。器件在±40 V以下的正常IC工作時會產生較低的漏電流，從而將能耗及其對電路的影響降至最低。BHEC和BEEC箝位器件均可分別實現高于±40 V和±25 V的最佳目標工作條件，同時保持惡劣工作環境下具有穩定的過應力。注意，BEEC箝位器件除了可提供±25 V以上的保持電壓外，還可提供初始高保持電流。這與其使NPN動作更具主導性而產生的應力水平相關。這一特性在箝位器件中很有用，可進一步避免正常工作時的誤觸發。片內評估能夠成功滿足電路設計性能和上電ESD和EMI魯棒性，同時保持較高的FOM比，分別滿足BHEC和BEEC箝位器件在FOM ≈ 0.15 mA/μm2和FOM ≈ 0.39 mA/μm2范圍內的高保持電壓工作。
