【導讀】IPS體系結構中的系統控制協處理器簡稱CP0，專門提供指令正常執行所需的環境，進行異常/中斷處理、高速緩存填充、虛實地址轉換、操作模式轉換等操作。單從硬件的角度而言，系統控制協處理器對指令集的作用就相當于操作系統對應用程序的作用一樣。
異常處理
CPU運行過程中常常需要中斷正常執行的指令流程，跳轉去執行某段特殊的指令段，接著再恢復原來的指令序列。MIPS體系結構中稱這樣的過程為異常(Exception)。所有的異常都采用統一的機制處理。
對于異常情況，需要采取以下3方面的措施：
1.異常檢測：CPU需要及時檢測出哪個部件發生了什么異常；一般而言，異常檢測由各個模塊進行，如加法溢出由加法器在運算過程中產生，并在相應的流水段被系統控制協處理器CP0讀入。因此這部分功能不屬于CP0的設計范圍。
2.異常處理：CPU按照優先級選擇哪個異常被處理，并進行必要的上下文切換(Context Switch)，為進入異常服務子程序做準備，保證與該種異常對應的服務程序被執行，并且能夠從中斷處完全恢復原來的指令執行現場。
3.異常服務：執行異常服務子程序，這部分主要由軟件(操作系統)來完成。
對異常處理機制的要求
與傳統的異常/中斷處理機制相比，在MIPS 4Kc體系結構下的異常處理需要特別考慮3個因素。
流水線的劃分
本設計采用五段流水線設計，即每條指令的執行一般都經過IF(取指)、DE(指令譯碼)、EX(指令執行)、MEM(訪問存儲器)和WB(數據寫回R.F.)五個步驟。因為指令動作被分割，所以異常源也被分割到各個流水線段。例如：加法溢出異常只能在EX被檢測到。
精確異常處理機制
精確異常處理是指在發生異常時，僅僅對發生異常的指令或其后面的指令進行異常處理；而其前面的指令要保證能夠正常結束。所謂“精確”，是指受到異常處理影響的只有產生異常條件的那條指令，所有在此之前的指令在異常被處理前都將被執行完成。異常處理結束后仍將從發生異常的指令開始繼續執行。
操作模式切換
對于多進程操作系統，至少要區分兩種進程：有特權的操作系統“核心”進程和一般程序的“用戶”進程。當CPU檢測到異常發生時，指令執行的正常順序會被暫停，處理器進入核心模式。當異常服務子程序執行完后，CPU從斷點中恢復現場，繼續執行原指令序列。
異常處理流水線
根據上述分析可以確定，硬件異常處理流水線的主要任務有3個：更新相應的CP0寄存器，即寫CP0寄存器；保存發生異常的指令地址，或當異常指令在延遲槽時，保存引起延遲槽的跳轉指令地址；選擇異常服務子程序的入口地址。
CP0寄存器記錄了CPU當前的狀態，因此，對CP0寄存器的寫就是對CPU狀態的改變，需要進行嚴格的控制。而且對寄存器的寫是影響關鍵路徑的主要因素。因此本文主要論述對CP0寄存器寫操作的設計。
每個寄存器或寄存器某些位的寫操作都是由一個或一組異常事件是否發生而決定的。為此每一個流水段產生并被接收的異常都將被編碼，稱為異常編碼，并在段與段之間進行傳遞，直到MEM段。在MEM段，異常編碼被用于產生對CP0寄存器的寫使能信號，需要進行復雜的解碼使MEM段變長，這成為提高整個CPU速度的瓶頸。為了減少這個瓶頸，可增加專門用于產生寫使能信號的邏輯。每一級流水線產生的異常直接產生寫使能，并經過簡單的優先級比較，不管它是由哪個異常類型產生的，均產生1位的寫使能信號。那么，在MEM段就可以避免復雜的解碼，直接產生對相關CP0寄存器的寫使能信號。這一方案采用了以空間換時間的方法：縱向的執行時間減少了，而橫向則需要增加寫使能判別邏輯。增加邏輯功能意味著需要占用更多的芯片面積，考慮到CP0模塊處于整個CPU的邊緣，而且全定制物理設計可以大大縮減芯片面積，因此該方案具有可行性。
系統控制協處理器的全定制物理設計
在深亞微米級的集成電路芯片里，器件(晶體管)本身對時延的貢獻已越來越小，主要延遲在于連線延遲。由于CP0功能的特殊性，它和存儲管理單元 MMU、指令計數單元PC都有很多連線，這些連線很可能處于全芯片的關鍵路徑上；而且由于CP0邏輯比較復雜，按照標準單元法自動布局布線生成的模塊自身面積就很大，某些連線在CP0內部就要走很多彎路，可能造成很大的延時。所以決定采用全定制方法設計CP0的數據通路，以方便控制連線的走向和布局。
控制通路與數據通路的劃分
數字電路系統的正常運作過程中存在數據流(包括一般意義上的數據、指令和地址)和控制流。而數據流和控制流是相對獨立的：數據流實現的邏輯相對簡單，但有很多位數據并行；而控制流的邏輯較復雜，絕大多數是1位或幾位的控制信號。因此，控制通路一般不采用全定制設計；而數據通路的全定制設計就具有高性能、低功耗、低成本的優勢。
協助TLB進行虛實地址轉換是CP0的主要功能之一。TLB屬于系統的特權資源，只有CP0有權對其進行訪問，因此CP0與TLB之間的連線較多，數據交換的時延也比較關鍵。同時，PC模塊與CP0的數據交換也非常重要。因此，CP0單元在版圖上最好同時靠近TLB和PC模塊。本設計將CP0中與TLB相關的邏輯與寄存器獨立為CP0T，放在MMU與PC模塊之間；CP0的其余部分歸為CP0E，放在PC下部，也就是整塊芯片的最下端。如下圖所示?！ ?/div>
[page]
CP0單元與臨近單元的連接示意圖
電路設計
本設計中使用的電路輸入工具為Cadence公司的Composer。設計時，將HDL描述轉化為電路描述后輸入到Composer中。然后，通過形式驗證來確保所設計的電路與RTL代碼一致。電路設計的好壞很大程度上要取決于設計者的經驗和技巧。
電路的定制設計主要指的是，在Composer環境中手工設計晶體管級的電路。電路參數的確定由Synopsys的電路仿真工具Hspice協助完成。將從設計好的電路中抽出的網表輸入到Hspice中，仿真計算出電路的時延，再根據時延來修改電路MOS管的參數。
為了減少全定制設計的工作量，電路設計要建立模塊的微體系結構。其中CP0的基本單元確定如下：基本的CP0寄存器(時鐘上沿同步寄存器) ；32位比較器；32位加法器；多選一選擇器(包括2選1、3選1和4選1 MUX)；驅動器(即反相器；其尺寸參數化以適應不同驅動要求)。
加法器基本采用了超前進位加法器的思想，然后在整體上分成兩個16位加法器的模塊，模塊間采用進位選擇加法器的思想，從而大大提高了整個電路的速度。但其面積比全部采用超前進位加法器時要大20%左右。
設計出來的電路邏輯是否正確，時延是否滿足要求，分別需要做功能驗證和電路仿真。在驗證了各個小模塊的正確性之后，需驗證小模塊之間的邏輯連接正確性，最后對整個模塊進行驗證，進一步分析電路找出模塊中的最長路徑，通過仿真、更改電路、再仿真的過程，來確定該模塊是否能達到預期的邏輯設計要求。
版圖的全定制設計
版圖設計是根據電路功能和性能的要求以及工藝條件的限制(如線寬、間距、制版設備所允許的基本圖形等)，設計集成電路制造過程中必需的光刻掩膜版圖。版圖設計與集成電路制造工藝技術緊密相連，是集成電路設計的最終目標。
在設計過程中，為了降低設計的復雜度，采用混合設計模式，即全定制和標準單元設計相結合的設計方法。這樣既有利于保證電性能的要求，又能減小設計周期，是一種較為理想的設計模式。
在全定制版圖中，設計過程分為兩步完成，每個大單元電路總是由各種基本電路組合而成，所以第一步是繪制基本電路的版圖，畫完后做DRC和LVS，保證基本電路的正確性。第二步用這些基本電路來組合成大的單元。
全定制芯片設計可以根據數據通路電路的規則手工設計出合理的版圖。版圖設計中盡量保證各個部分的規整和對稱，使其易于擴展。版圖的布局中使聯系較多的單元盡量靠近，從而縮短互連線的長度，減小每個單元的面積和時延，降低器件的負載電容，采取的具體措施如下：
1. 增加地與襯底、電源與阱的接觸，在沒有器件和走線的空白處多打接觸孔，并且將其與電源或地連接，有利于收集噪聲電流、穩定電位、減小干擾和被干擾；
2.形成網狀的電源地線網絡；
3.避免同層或上下兩層中長金屬線的平行走線，對噪聲敏感的線盡量布得短；
4.避免首尾循環的走線；
5.在滿足設計規則的前提下，盡量減小MOS管的有源區面積，以減小寄生電容，提高工作速度；
6.在數據通路設計中，要為金屬連線留下一些備用位置。
控制通路與數據通路的集成設計及驗證
邏輯層次
控制部分直接用行為級的RTL代碼，數據通路部分由從全定制電路導出的結構化RTL代碼，得到全模塊的邏輯描述。
可采用向量進行驗證，與采用RTL(或C模型)進行驗證的結果(trace文件)進行比對。
電路層次
電路層次控制通路與數據通路的集成可以借助Composer順利完成。
對于延時信息的獲取，數據通路或控制通路內部的路徑分別采用Hspice仿真及綜合來獲得，分析內部是否存在關鍵路徑。
涉及數據通路與控制通路之間的關鍵路徑，可以由全定制部分提交數據通路部分接口的輸入/輸出時延信息，即該路徑在其內部需要的時間。以這些信息作為外部約束，再對相關模塊進行綜合(按模塊綜合)，結果文件中將得到集成后的關鍵路徑。
版圖層次
要保證版圖與電路的一致性，需要做LVS驗證。即將控制通路的門級網表導入Composer，與數據通路的全定制電路合成總電路，并由此提取電路級的Spice網表進行LVS驗證。LVS采用的工具為Mentor Graphics 的Calibre工具。
結語
本文主要研究了基于MIPS 4Kc體系結構的系統控制協處理器的設計和實現，包括精確異常處理的實現方式和全定制的物理設計。在對精確異常處理機制的過程中通過增加寫使能判別邏輯達到了縮減關鍵路徑時延的目的，降低了控制邏輯的復雜性，同時增加了全芯片的可靠性。本文的設計通過了邏輯、電路驗證，應用于32位CPU的設計中，并采用中芯國際的1P6M 0.18mm工藝成功流片。
